人工智能的革命引發(fā)了人們對(duì)于專(zhuān)用指令集處理器（ASIP）日益增強(qiáng)的關(guān)注。這些處理器通常從諸如RISC-V ISA這樣的基線開(kāi)始，實(shí)現(xiàn)專(zhuān)門(mén)針對(duì)人工智能應(yīng)用領(lǐng)域定制的指令集架構(gòu)（ISA）。ASIP可以取代傳統(tǒng)的固定功能硬件加速器，從而在人工智能加速領(lǐng)域引入軟件可編程性，進(jìn)而在設(shè)計(jì)過(guò)程和最終產(chǎn)品中都帶來(lái)更多的靈活性和敏捷性。通過(guò)維持RISC-V ISA基線，能夠很好的兼容和復(fù)用現(xiàn)有處理器生態(tài)系統(tǒng)。
新思科技ASIP Designer是用于設(shè)計(jì)、實(shí)現(xiàn)、編程和驗(yàn)證專(zhuān)用指令集處理器的行業(yè)領(lǐng)先工具。從單一的處理器描述開(kāi)始，設(shè)計(jì)人員能立即獲得一個(gè)優(yōu)化的 C/C++編譯器、周期精確的指令集模擬器以及該ASIP的可綜合硬件實(shí)現(xiàn)。通過(guò)使用獨(dú)有的Compiler-in-the-loop?和Synthesis-in-the-loop?技術(shù)，可以快速針對(duì)該應(yīng)用領(lǐng)域進(jìn)行指令集架構(gòu)和微架構(gòu)的迭代優(yōu)化。
6月27日13:30，智猩猩聯(lián)合新思科技策劃推出的「專(zhuān)用指令集處理器ASIP 2024在線研討會(huì)」將開(kāi)講，由新思科技（中國(guó)）處理器解決方案資深應(yīng)用工程師毛海雪、ASIP Designer工具集資深應(yīng)用工程師翟寶陸兩位技術(shù)專(zhuān)家共同主講。
本次研討會(huì)，毛海雪、翟寶陸兩位技術(shù)專(zhuān)家將向大家介紹新思科技ASIP Designer工具套件的特性，并從指令級(jí)并行、數(shù)據(jù)級(jí)并行、單指令多數(shù)據(jù)以及定制功能單元等方面，探討常用于加速AI應(yīng)用的ASIP架構(gòu)特征。之后，將結(jié)合兩個(gè)實(shí)際案例，詳解如何利用ASIP Designer加速特定領(lǐng)域處理器設(shè)計(jì)。
主題介紹
主題：《ASIP Designer工具介紹》
主講人：新思科技（中國(guó)）處理器解決方案資深應(yīng)用工程師毛海雪
內(nèi)容概要：
特定領(lǐng)域處理器（也稱(chēng)為專(zhuān)用指令集處理器，ASIP）通過(guò)軟件編程將硬件定制化與靈活性相結(jié)合。?本次分享將介紹ASIP的概念，并將概述新思科技的ASIP Designer工具套件。
主題：《面向人工智能應(yīng)用的ASIP架構(gòu)特征》
主講人：新思科技（中國(guó)）ASIP?Designer工具資深應(yīng)用工程師翟寶陸
內(nèi)容概要：
本次分享中，我們將探討常用于加速人工智能應(yīng)用的架構(gòu)特征，并且這些架構(gòu)特征在ASIP Designer中都有很好的支持。這些特征包括指令級(jí)并行、數(shù)據(jù)級(jí)并行、單指令多數(shù)據(jù)（SIMD）以及定制功能單元。我們將涉及這些特征的建模、編譯器的使用以及優(yōu)化的RTL代碼的生成等。
主題：《案例研究：Tact，用于加速Swish和RMSNorm的專(zhuān)用指令集處理器》
主講人：新思科技（中國(guó)）ASIP?Designer工具資深應(yīng)用工程師翟寶陸
內(nèi)容概要：
在本案例研究中，我們將介紹如何設(shè)計(jì)和實(shí)現(xiàn)一款用于加速Swish和RMSNorm的ASIP的案例研究，這兩種算法在人工智能/神經(jīng)網(wǎng)絡(luò)領(lǐng)域廣為人知且被廣泛使用。我們將從功能和架構(gòu)需求出發(fā)，闡述設(shè)計(jì)背后的原因，以及ASIP Designer工具如何幫助創(chuàng)建一個(gè)高效的處理器架構(gòu)和包含自定義數(shù)據(jù)類(lèi)型的最優(yōu)C語(yǔ)言應(yīng)用程序。
主題：《smarT，用于中等復(fù)雜度的人工智能應(yīng)用的專(zhuān)用指令集處理器》
主講人：新思科技（中國(guó)）ASIP?Designer工具資深應(yīng)用工程師翟寶陸
內(nèi)容概要：
在本案例研究中，我們將展示一個(gè)使用面向微控制器的TensorFlow精簡(jiǎn)版（TFLM）框架的用于邊緣人工智能應(yīng)用的高效ASIP。通過(guò)對(duì)簡(jiǎn)單的RISC-V處理器進(jìn)行定制化和擴(kuò)展，使性能提高了350倍，而邏輯門(mén)數(shù)增加僅為7倍。該處理器利用指令級(jí)并行（ILP）、定制指令/寄存器、小向量（SIMD）、資源共享和其他技術(shù)來(lái)實(shí)現(xiàn)這一目標(biāo)。通過(guò)在ASIP寄存器文件中復(fù)用數(shù)據(jù)，可以顯著降低本地內(nèi)存帶寬需求。同樣，低開(kāi)銷(xiāo)的DMA和循環(huán)地址生成單元（AGU）實(shí)現(xiàn)了小型且高效的本地內(nèi)存使用。ASIP?Designer工具對(duì)處理器架構(gòu)提供了很好的控制，并即時(shí)提供反饋以進(jìn)行相關(guān)的設(shè)計(jì)權(quán)衡。
報(bào)名方式
對(duì)此次研討會(huì)感興趣的朋友，可以掃描上方海報(bào)底部二維碼，添加小助手陳晨進(jìn)行報(bào)名。已添加過(guò)陳晨的老朋友，可以給陳晨私信，發(fā)送“ASIP”即可報(bào)名。
我們會(huì)為審核通過(guò)的朋友推送直播鏈接。同時(shí)，本次研討會(huì)也組建了交流群，直播開(kāi)始前會(huì)邀請(qǐng)審核通過(guò)的相關(guān)朋友入群交流。
