根據(jù)RISC-V基金會(huì)去年7月公布的數(shù)據(jù)，2022年采用RISC-V架構(gòu)的處理器已出貨100億顆，預(yù)計(jì)2025年有望突破800億顆。在SoC中部署RISC-V內(nèi)核，已經(jīng)發(fā)展為一個(gè)快速增長(zhǎng)的趨勢(shì)。這背后的重要驅(qū)動(dòng)力是RISC-V能夠定制或創(chuàng)建ISA和微架構(gòu)擴(kuò)展，以區(qū)分各應(yīng)用領(lǐng)域的處理器設(shè)計(jì)。
但是，考慮到高度的復(fù)雜性和所需的高水平專業(yè)知識(shí)，使用RISC-V指令集來(lái)設(shè)計(jì)具有正確擴(kuò)展的專有內(nèi)核并非易事。不僅要在架構(gòu)上精心設(shè)計(jì)，還要評(píng)估其實(shí)現(xiàn)和設(shè)計(jì)決策對(duì)芯片功率、性能和面積（PPA）的影響。
為了幫助芯片設(shè)計(jì)人員快速開發(fā)定制化的RISC-V處理器并實(shí)現(xiàn)最佳PPA，新思科技推出RTL Architect與ASIP Designer兩種工具。
ASIP Designer是用于設(shè)計(jì)、實(shí)現(xiàn)、編程和驗(yàn)證專用指令集處理器的工具。利用ASIP Designer芯片設(shè)計(jì)人員可以快速獲得優(yōu)化的C/C++編譯器、周期精確的模擬器和ASIP可綜合硬件實(shí)現(xiàn)。通過(guò)使用ASIP獨(dú)有的compiler-in-the-loop和synthesis-in-the-loop方法學(xué)，能夠?qū)SA和微架構(gòu)快速調(diào)整到適合的應(yīng)用領(lǐng)域。
RTL Architect是業(yè)界首個(gè)集成了簽核技術(shù)的物理感知RTL分析、探索和優(yōu)化系統(tǒng)，通過(guò)快速、多維實(shí)現(xiàn)預(yù)測(cè)引擎，可以準(zhǔn)確預(yù)測(cè)架構(gòu)變化對(duì)PPA的影響，而無(wú)需等待物理設(shè)計(jì)團(tuán)隊(duì)的反饋意見，更早更快的得到可預(yù)測(cè)的結(jié)果。
7月13日，新思科技聯(lián)合智東西公開課策劃推出「RISC-V內(nèi)核設(shè)計(jì)與PPA優(yōu)化技術(shù)公開課」，由新思科技（中國(guó)）數(shù)字芯片設(shè)計(jì)前端實(shí)現(xiàn)應(yīng)用工程師經(jīng)理閔婧、ASIP Designer工具集資深應(yīng)用工程師翟寶陸兩位技術(shù)專家共同主講，主題為《如何快速開發(fā)定制化RISC-V處理器并實(shí)現(xiàn)PPA目標(biāo)》。
閔婧老師將在公開課中分享在SoC中部署RISC-V內(nèi)核的增長(zhǎng)趨勢(shì)，并就評(píng)估RISC-V處理器在實(shí)現(xiàn)和架構(gòu)設(shè)計(jì)決策對(duì)PPA的影響這一難題進(jìn)行解讀。之后，她會(huì)重點(diǎn)講解新思科技RTL Architect與ASIP Designer兩個(gè)工具的特性。
翟寶陸老師會(huì)重點(diǎn)分享RTL Architect與ASIP Designer的互操作性，并結(jié)合實(shí)際案例展示如何利用新思科技RTL Architect與ASIP Designer，實(shí)現(xiàn)用于AI加速的RISC-V ISA可擴(kuò)展處理器設(shè)計(jì)。
公開課內(nèi)容
主題：如何快速開發(fā)定制化RISC-V處理器并實(shí)現(xiàn)PPA目標(biāo)
提綱：
1、在SoC中部署RISC-V內(nèi)核是一個(gè)快速增長(zhǎng)的趨勢(shì)
2、評(píng)估RISC-V處理器在實(shí)現(xiàn)和架構(gòu)設(shè)計(jì)決策對(duì)PPA的影響是難題
3、新思科技RTL Architect與ASIP Designer概述
4、RTL Architect與ASIP Designer的互操作性
5、案例研究：用于AI加速的RISC-V ISA可擴(kuò)展處理器設(shè)計(jì)
主講人：
閔婧，新思科技（中國(guó)）數(shù)字芯片設(shè)計(jì)前端實(shí)現(xiàn)應(yīng)用工程師經(jīng)理，主要負(fù)責(zé)協(xié)助客戶使用RTL Architect、Design Compiler、Fusion Compiler、Formality等數(shù)字前端實(shí)現(xiàn)驗(yàn)證工具，提供技術(shù)支持工作。擁有多年數(shù)字電路前端實(shí)現(xiàn)經(jīng)驗(yàn)，在加入新思科技之前，曾就職于海思麒麟芯片設(shè)計(jì)部，參與多款麒麟芯片的設(shè)計(jì)實(shí)現(xiàn)工作
翟寶陸，新思科技（中國(guó)）ASIP Designer工具集資深應(yīng)用工程師，主要負(fù)責(zé)協(xié)助客戶使用ASIP Designer工具設(shè)計(jì)專用指令集處理器 (ASIP)，以及工具售后技術(shù)支持工作。擁有多年專用指令集處理器設(shè)計(jì)驗(yàn)證經(jīng)驗(yàn)，對(duì)ASIP的架構(gòu)探索以及性能優(yōu)化有很深入的理解。在加入 新思科技之前，曾就職于展訊通信，負(fù)責(zé)語(yǔ)音處理、ISP 和無(wú)線領(lǐng)域的多個(gè)專用處理器的設(shè)計(jì)和驗(yàn)證工作。
課程信息
直播時(shí)間：7月13日14：00
直播地點(diǎn)：智東西公開課直播間
