摩爾定律和登納德縮放定律的放緩引發(fā)了人們對(duì)特定應(yīng)用指令集處理器 (ASIP) 的關(guān)注。ASIP實(shí)現(xiàn)了為特定應(yīng)用領(lǐng)域量身定制的專(zhuān)用指令集架構(gòu) (ISA),它們通常會(huì)從某個(gè)基線開(kāi)始設(shè)計(jì),比如從RISC-V ISA開(kāi)始。ASIP可以替代傳統(tǒng)的固定功能硬件加速器,同時(shí)引入軟件可編程性,從而在設(shè)計(jì)過(guò)程和最終產(chǎn)品中實(shí)現(xiàn)更高的靈活性與敏捷性。通過(guò)維護(hù)RISC-V ISA基線,促進(jìn)了與現(xiàn)有處理器生態(tài)系統(tǒng)的兼容性和復(fù)用性。

新思科技的ASIP Designer是業(yè)界領(lǐng)先的,用于設(shè)計(jì)、實(shí)現(xiàn)、編程和驗(yàn)證專(zhuān)用指令集處理器的工具。從單一特定處理器描述開(kāi)始,設(shè)計(jì)人員可以立即獲得一個(gè)優(yōu)化的C/C++ 編譯器、周期精確的模擬器和可綜合的ASIP硬件實(shí)現(xiàn)。使用獨(dú)有的Compiler-in-the-loop?和Synthesis-in-the-loop?方法學(xué),可以快速優(yōu)化ISA和微架構(gòu)以適應(yīng)特定應(yīng)用領(lǐng)域。

去年6月,新思科技聯(lián)合智東西公開(kāi)課策劃推出了「新思科技ASIP特定領(lǐng)域處理器設(shè)計(jì)在線研討會(huì)」,以閉門(mén)形式進(jìn)行。新思科技處理器解決方案產(chǎn)品線高級(jí)技術(shù)經(jīng)理王偉、新思科技ASIP工具高級(jí)應(yīng)用工程師翟寶陸兩位技術(shù)專(zhuān)家,分別圍繞《使用ASIP Designer加速特定領(lǐng)域處理器設(shè)計(jì)》、《案例研究:加速M(fèi)obileNetV3的AI專(zhuān)用處理器Tmoby》、《案例研究:利用ASIP Designer實(shí)現(xiàn)立體圖像匹配加速器Tmatch》進(jìn)行了直播講解。

6月20日,「新思科技ASIP特定領(lǐng)域處理器設(shè)計(jì)在線研討會(huì)」第二期將開(kāi)講。這一期擬于下午13點(diǎn)半開(kāi)始,并將開(kāi)放直播。新思科技(中國(guó))ARC處理器解決方案資深應(yīng)用工程師毛海雪、新思科技(中國(guó))ASIP Designer工具集資深應(yīng)用工程師翟寶陸兩位技術(shù)專(zhuān)家將進(jìn)行分享,主題分別為《特定領(lǐng)域處理器和ASIP Designer概述》、《案例研究:用于加速后量子密碼學(xué)應(yīng)用的ASIP》。

主講ASIP Designer及其加速后量子密碼學(xué)應(yīng)用,新思科技特定領(lǐng)域處理器設(shè)計(jì)在線研討會(huì)上新!

主題介紹

主題一:《特定領(lǐng)域處理器和ASIP Designer概述》

特定領(lǐng)域處理器(也稱(chēng)為特定應(yīng)用處理器,ASIP)通過(guò)軟件編程將硬件定制化與靈活性相結(jié)合。

本次分享,將由新思科技(中國(guó))ARC處理器解決方案資深應(yīng)用工程師毛海雪、ASIP Designer工具集資深應(yīng)用工程師翟寶陸共同帶來(lái)。兩位技術(shù)專(zhuān)家除了會(huì)詳細(xì)介紹ASIP概念,還將重點(diǎn)解讀新思科技ASIP Designer工具套件的特性。

主題二:《案例研究:用于加速后量子密碼學(xué)應(yīng)用的ASIP》

Kyber是第一個(gè)標(biāo)準(zhǔn)化的密鑰加密機(jī)制,旨在抵御未來(lái)強(qiáng)大的量子計(jì)算機(jī)的攻擊,由于大量使用散列等,其計(jì)算要求非常高。

在本案例研究中,新思科技開(kāi)發(fā)了一個(gè)為加速Kyber而優(yōu)化的ASIP。我們以一個(gè)RISC-V基礎(chǔ)模型作為設(shè)計(jì)起點(diǎn),在這個(gè)處理器上,編譯和剖析的一個(gè)開(kāi)源的Kyber實(shí)現(xiàn),并逐步引入一些定制化的架構(gòu)特性。利用ASIP Designer的Compiler-in-the-loop ?和 Synthesis-in-the-loop ?優(yōu)化流程,快速探索了多種實(shí)現(xiàn)方案及其性能與成本的權(quán)衡。這些流程允許對(duì)應(yīng)用程序代碼和ASIP架構(gòu)進(jìn)行不斷的共同優(yōu)化,同時(shí)在每個(gè)步驟中驗(yàn)證其正確性和性能。

報(bào)名方式

對(duì)此次研討會(huì)感興趣的朋友,可以掃描上方海報(bào)底部二維碼,添加小助手奇普進(jìn)行報(bào)名。已添加過(guò)奇普的老朋友,可以給奇普私信,發(fā)送“新思2303”即可報(bào)名。

同時(shí),為了方便大家交流和咨詢(xún),針對(duì)「新思科技ASIP特定領(lǐng)域處理器設(shè)計(jì)在線研討會(huì)」第二期還設(shè)置了專(zhuān)屬交流群,將會(huì)邀請(qǐng)兩位主講人加入。希望加入交流群與主講人直接認(rèn)識(shí)和交流的朋友,也可以奇普西進(jìn)行申請(qǐng)。