芯東西（公眾號：aichip001）
編譯 | 翊含
編輯 | Panken
芯東西4月2日消息，據(jù)AnandTech報道，美國芯片軟件設(shè)計工具巨頭新思科技（Synopsys）推出了業(yè)界首個全棧式人工智能驅(qū)動的電子設(shè)計自動化（EDA）工具套件Synopsys.ai，涵蓋了芯片設(shè)計從架構(gòu)到設(shè)計和實現(xiàn)到制造的所有階段。
該套件有望從根本上縮短芯片開發(fā)時間，并降低設(shè)計成本、提高產(chǎn)量、增強芯片性能。這套工具將對在前沿節(jié)點（如5nm、3nm、2nm級等）制造的芯片組起到縮短開發(fā)時間，保持甚至降低芯片開發(fā)成本的作用。
一、芯片開發(fā)成本超10億美元，軟件成本占40%
隨著芯片設(shè)計的復(fù)雜性增加及工藝技術(shù)的不斷迭代。其設(shè)計和制造成本上升到前所未有的水平。設(shè)計一顆復(fù)雜的7nm芯片成本約為3億美元，其中包括約40%的軟件費用。根據(jù)國際商業(yè)戰(zhàn)略（IBS）的估計，一顆5nm芯片包括軟件的設(shè)計成本超過5.4億美元。一個復(fù)雜的3nm GPU的開發(fā)成本約為15億美元，包括約40%的軟件費用。
▲芯片開發(fā)成本（圖源：AnandTech）
傳統(tǒng)的半導體設(shè)計方法存在的弊端也許是芯片開發(fā)成本急劇上升的原因之一。它需要數(shù)百名工程師和數(shù)千臺服務(wù)器在幾年內(nèi)對架構(gòu)、結(jié)構(gòu)、邏輯和布局設(shè)計進行開發(fā)和模擬。同時，每個設(shè)計階段對于芯片質(zhì)量好壞都至關(guān)重要，但這些任務(wù)在本質(zhì)上是反復(fù)的、耗時的。
由于這個原因，隨著芯片變得越來越復(fù)雜，半導體公司不能隨意把有限的員工中大批工程師分配到某個任務(wù)中，故每次設(shè)計花費的時間也越來越長。
▲傳統(tǒng)“瀑布式”芯片設(shè)計方法（圖源：AnandTech）
瀑布式方法幾乎排除了后向流動，從成千上萬可能的布局設(shè)計中選擇一個，對架構(gòu)設(shè)計幾乎沒有影響。因此，避免效率低下導致成本高于預(yù)期、性能低于預(yù)期、功耗高于預(yù)期的唯一方法就是讓不同的設(shè)計團隊在各個階段更緊密地合作。然而，隨著設(shè)計周期的延長，這變得更加困難。
5nm和3nm芯片的制造成本也明顯高于上一代芯片的成本。最新的制造工藝需要廣泛使用極紫外光刻技術(shù)和更昂貴的原材料（如光掩膜的膠粒、抗蝕劑等）。因此，對于芯片開發(fā)商來說，實現(xiàn)接近完美的設(shè)計和更低的成本變得更加關(guān)鍵。
總體說來，半導體行業(yè)如今面臨著幾個挑戰(zhàn)，分別是縮短開發(fā)時間，保持甚至降低芯片開發(fā)成本，并確?？深A(yù)測的制造成本。在該行業(yè)面臨高技能工程師不足的情況下，所有情況都要考慮到，這就是Synopsys.ai EDA套件發(fā)揮作用的地方。
二、Synopsys軟件套件可用于芯片設(shè)計全階段
Synopsys.ai全棧EDA套件由三個關(guān)鍵應(yīng)用組成：用于芯片設(shè)計的DSO.ai；用于功能驗證的Synopsys VSO.ai；用于硅測試的TSO.ai。該套件旨在利用CPU和GPU加速的機器學習和強化學習，加快迭代耗時的芯片設(shè)計階段。
▲Synopsys軟件所覆蓋階段（圖源：AnandTech）
新思科技推出由AI驅(qū)動的DSO.ai已經(jīng)有兩年時間了，到目前為止，已經(jīng)使用該EDA工具完成了100多項設(shè)計。
新思科技的軟件套件可用于所有芯片設(shè)計階段，包括模擬、設(shè)計捕獲、IP驗證、物理實現(xiàn)、簽核、測試和制造。該公司希望用人工智能快速跟蹤所有設(shè)計階段。
三、人工智能最快找到最優(yōu)方案，幫助提高微架構(gòu)開發(fā)能力
經(jīng)驗豐富的工程師通常會開發(fā)微架構(gòu)，這個階段被許多人認為是技術(shù)和藝術(shù)的交叉點。事實上，微架構(gòu)的開發(fā)也相當快。新思科技認為這個階段可以用人工智能來加速和改進，因為機器與人不同，機器可以快速估計最有效的架構(gòu)參數(shù)和數(shù)據(jù)路徑。
新思科技電子設(shè)計自動化部（EDA）總經(jīng)理Shankar Krishnamoorthy指出：“開發(fā)芯片的整個過程是從芯片的架構(gòu)開始的，要考慮很多方面。緩存需要多大的空間？計算機和內(nèi)存之間有什么樣的接口？應(yīng)該考慮什么樣的內(nèi)存配置，這些會產(chǎn)生很多的選擇，一個架構(gòu)專家會迅速探索這些選擇，然后匯聚到什么是正確的參數(shù)來實現(xiàn)芯片設(shè)計。這個過程可以通過人工智能來快速探索解決方案并產(chǎn)生一個更好的結(jié)果?！?/p>
在有經(jīng)驗的架構(gòu)師短缺的情況下，使用人工智能進行微架構(gòu)探索可以提高公司的微架構(gòu)開發(fā)能力。
Krishnamoorthy還說：“在已經(jīng)有一個專家的情況下，人工智能確實是一個好助手?，F(xiàn)代人工智能技術(shù)通過使用獎勵和懲罰機制，在一個非常大的參數(shù)空間中選擇更合適的架構(gòu)。最終會呈現(xiàn)出幾個選擇方案（如功率和性能之間的權(quán)衡），架構(gòu)師可以從中挑選出最適合的工作負載選擇。”
四、加快驗證IP過程，VSO.ai可提高30%驗證生產(chǎn)率
功能和IP驗證是一個占用大量時間的芯片設(shè)計步驟。芯片設(shè)計者需要單獨測試每個IP，并確保其功能正確，然后再將其集成，當多個IP組合在一起時，驗證的復(fù)雜性也會成倍增加。同時，每個單獨的IP實現(xiàn)高水平的測試覆蓋率是至關(guān)重要的。
▲VSO.ai功能（圖源：AnandTech）
現(xiàn)在，驗證IP的常用方法是由設(shè)計者創(chuàng)建一個反映其驗證策略的測試基準，然后，在傳統(tǒng)模擬器的幫助下，使用傳統(tǒng)的仿真技術(shù)對該測試基準進行仿真，如約束性隨機仿真。更快實現(xiàn)特定IP的高目標覆蓋率是Synopsys VSO.ai可以解決的一個挑戰(zhàn)，這也是Synapsys.ai的一部分。
新思科技的EDA小組負責人稱：“通過將強化學習等技術(shù)深入到模擬引擎中，可以實現(xiàn)IP 99%的覆蓋率，同時可以在更短的時間內(nèi)實現(xiàn)目標覆蓋率。Synopsys VSO.ai軟件既可以擴大目標覆蓋面，又可以加快IP驗證過程?！?/p>
Takahiro Ikenobe是日本半導體芯片巨頭瑞薩科技共享研發(fā)核心IP部門的IP開發(fā)總監(jiān)，他說：“由于設(shè)計復(fù)雜性的上升，芯片設(shè)計使用傳統(tǒng)技術(shù)來滿足質(zhì)量和上市時間的限制正在變得困難。使用Synopsys VSO.ai的人工智能驅(qū)動驗證，我們在減少功能覆蓋孔方面取得了高達10倍的改進，IP驗證生產(chǎn)率也提高了30%，這表明人工智能有能力幫助我們應(yīng)對日益復(fù)雜的設(shè)計帶來的挑戰(zhàn)。”
五、快速完成布局和繞線，DSO.ai設(shè)計芯片數(shù)高達170個
在現(xiàn)實世界中完成復(fù)雜的芯片設(shè)計是非常困難的。雖然EDA工具負責芯片設(shè)計的流程，但仍然需要熟練的人類工程師完成芯片布局規(guī)劃、繞線，利用他們的經(jīng)驗來創(chuàng)造高效的設(shè)計。
盡管有經(jīng)驗的工程師工作速度很快，但他們的能力有限，無法在合理的時間范圍內(nèi)快速評估數(shù)以百計的設(shè)計方案，探索所有潛在的組合，并模擬數(shù)十甚至數(shù)百種不同的布局以確定最佳設(shè)計。通常他們會采用最優(yōu)的方法，但這些方法對于在特定生產(chǎn)節(jié)點上制造的特定芯片來說可能并不是最有效的方法。
▲DSO.ai功能（圖源：AnandTech）
DSO.ai等平臺不需要模擬所有可能的芯片布局和繞線方式，而是利用人工智能來評估架構(gòu)選擇、功率和性能目標等所有組合，然后模擬不同的布局，在短時間內(nèi)找到符合預(yù)期性能、功率、面積和成本（PPA）組合的布局。
在模擬環(huán)節(jié)去模擬一個現(xiàn)實中的CPU、GPU是相當難完成的。傳統(tǒng)上，芯片設(shè)計師使用基于CPU或FPGA的大型機器來模擬未來的芯片。不過，新思科技為這些工作負載應(yīng)用了GPU加速，并獲得了數(shù)倍的性能提升。
Krishnamoorthy說：“如果我們看一下分立存儲器的設(shè)計，如DRAM或NAND閃存，這些都是非常大的電路，需要對電氣正確性、物理正確性進行模擬，還要考慮到壓力、IR下降所有其他類型的影響。這些非常大的離散存儲器結(jié)構(gòu)的模擬是非常耗時的。這是一個我們已經(jīng)成功應(yīng)用GPU加速的領(lǐng)域，以加速模擬這些大型電路所需時間的數(shù)倍加速?！?/p>
新思科技發(fā)布的DSO.ai工具可以用來設(shè)計模擬電路，這些電路隨著每個新節(jié)點而擴展設(shè)計。
“如果在不改變電路的前提下，采取PLL或任何其他類型的模擬電路，從7nm遷移到5nm或5nm遷移到3nm，將電路從一個節(jié)點遷移到另一個節(jié)點的過程，對于自動化和人工智能的應(yīng)用來說是成熟的。因此，這是我們應(yīng)用人工智能加速這一過程的另一個領(lǐng)域，并大大減少遷移模擬電路所需的努力和時間。”新思科技的高管解釋說。
新思科技稱，類似的人工智能能力可以簡化在不同代工廠或工藝節(jié)點之間轉(zhuǎn)移芯片設(shè)計的任務(wù)。然而，值得考慮的是，復(fù)雜的設(shè)計的功率、性能和面積特性（PPAc）是為特定節(jié)點定制的。目前仍不確定人工智能是否能有效地將這樣的設(shè)計從一個代工廠遷移到另一個代工廠，同時保留所有的關(guān)鍵特性。
新思科技提供DSO.ai平臺已經(jīng)有幾年的時間了，到目前為止，已有約170個使用這種EDA工具設(shè)計的芯片已經(jīng)完成。Krishnamoorthy說：“我們在一月份已完成了100個芯片的設(shè)計，現(xiàn)在已經(jīng)接近170個了，在客戶群中采用這種基于人工智能的物理設(shè)計的速度真的很快?！?/p>
六、TSO.ai幫助降低測試成本和時間，測試芯片模式減少超20%
芯片實現(xiàn)和生產(chǎn)后，芯片設(shè)計者需要驗證一切工作正常，這個過程有點類似于IP驗證。芯片被插入測試器設(shè)備中，并運行特定的測試模式，以確認芯片是否正常運行。因此，測試一個SoC（片上系統(tǒng)）或一個實際系統(tǒng)所需的模式數(shù)量是產(chǎn)品工程部門主要關(guān)注的內(nèi)容。
▲TSO.ai功能（圖源：AnandTech）
Synopsys TSO.ai工具旨在幫助半導體公司生成正確的測試模式，將其必須運行的模式數(shù)量減少20%至30%，并加快硅測試/驗證階段的速度，然后用相同的測試序列來測試所有大規(guī)模生產(chǎn)的芯片，以確保其功能正常。測試階段的持續(xù)時間直接影響到成本，所以它特別關(guān)鍵，尤其是對于大批量的零件。
新思科技的高管說：“我們已經(jīng)展示了人工智能如何將測試芯片所需的模式總數(shù)大大減少，可以減少20%到30%的測試模式?？梢灾苯愚D(zhuǎn)化為測試成本和測試人員的時間，這對新思科技來說是一件大事。”
七、人工智能設(shè)計芯片，可降低工程成本和計算成本
在芯片設(shè)計中使用人工智能可以加快其上市時間，并大大降低開發(fā)和生產(chǎn)成本。新思科技稱，現(xiàn)在復(fù)雜芯片的硬件開發(fā)成本達到3.25億美元（5nm）-9億美元（3nm），根據(jù)具體的設(shè)計，該公司正在尋找能降低30%-40%成本的方法。
新思科技稱，通常情況下，工程成本約占芯片設(shè)計成本的60%，而計算成本約占40%，人工智能可以用來降低這兩種成本。
Krishnamoorthy稱，當一個成熟的公司設(shè)計新的芯片時，其中包括30%到40%的新IP和60%到70%的成熟IP。傳統(tǒng)上，許多工程師會將60%-70%的IP進行小幅度修改后從上一個節(jié)點遷移到下一個節(jié)點。然而，這是一種低效的資源利用。通過利用人工智能將以前的學習成果應(yīng)用到下一代，完成這些增量塊所需的時間和資源可以大大減少，使人類工程師加快進程。
當涉及到新的IP時，工程師確定架構(gòu)和實施的最佳方式時可能具有挑戰(zhàn)性和不確定性，通常每個IP模塊至少需要一名工程師。這種方法會影響到項目所需的人數(shù)。然而，利用人工智能作為助手可以幫助工程師快速探索和學習新的設(shè)計和架構(gòu)，以確定實施、驗證和測試的最佳策略。這可以大大減少新IP模塊所需的投資。
更廣泛地部署DSO.ai、VSO.ai和TSO.ai可以通過實現(xiàn)EDA工具的更智能運行來降低芯片設(shè)計計算成本。與其依靠試錯法和隨機模擬各種電路，這些公司不如利用有針對性的人工智能運行來實現(xiàn)類似的結(jié)果能減少計算成本。
新思科技將芯片設(shè)計的一些工作交給支持人工智能的EDA工具，這可以大大降低工程團隊的負擔，使他們騰出時間和精力來開發(fā)新功能，增強產(chǎn)品的差異性，或設(shè)計更多的芯片。
該公司透露，頂級的芯片設(shè)計公司已經(jīng)在使用Synopsys.ai，盡管目前還不是所有的芯片都在人工智能的協(xié)助下設(shè)計。Synapsys.ai軟件套件大多依靠CPU加速人工智能，雖然像大型電路模擬這樣的選擇可以使用GPU加速，但大部分工作負載都在英特爾CPU上運行。
結(jié)語：新思科技研發(fā)新款EDA工具，提升芯片設(shè)計效率降低成本
新思科技研發(fā)的Synopsys.ai可以覆蓋芯片設(shè)計的所有階段。
機器學習和強化學習可用于如設(shè)計空間探索、驗證覆蓋、回歸分析和測試程序生成等耗時和反復(fù)的設(shè)計階段，有望降低設(shè)計成本、降低生產(chǎn)成本、提高產(chǎn)量、提升性能并縮短上市時間。新思科技的這套工具對將在先進制程如5nm、3nm、2nm級以上制造的芯片有很大用處。
來源：AnandTech
